Circuitele logice secventiale sunt circuite de comutare la care starea externa(iesirea), la un moment dat, depinde nu numai de starea intrarilor la momentul de timp considerat, ci si de starile anterioare ale acestuia. Din acest motiv circuitele logice secventiale(CLS) trebuie sa aiba memorie in care sa se pastreze informatia referitoare la evolutia lor anterioara.
Definirea circuitelor logice secventiale se bazeaza pe introducerea conceptului de stare interna. Informatia pastrata in memorie si pe baza careia se cunoaste complet evolutia anterioara a circuitului se numeste stare interna a acestuia. Existenta starilor interne la aceste circuite, face ca evolutia lor in timp sa fie complet definita prin starile interne succesive in care circuitul se poate afla. Deasemenea, spre deosebire de circuitele logice combinationale, existenta starilor interne face ca timpul sa apara ca variabila explicita in functionarea acestor circuite.
Uu circuit logic secvential este un circuit de prelucrare a informatiilor discrete, in care se pun in evidenta urmatoarele seturi de marimi :
. un set al variabilelor de intrare: X={ x1,x2, . ,xn };
. un set al variabilelor de iesire: Z={ z1,z2, . ,zm };
. un set al variabilelor de stare: Y={ y1,y2, . ,yk }.
Dupa modul de functionare si constructie circuitele logice secventiale se impart in doua categorii: circuite logice secventiale asincrone(CLSA) si circuitele logice secventiale sincrone(CLSS) la care comutarile de stare au loc doar la momente de timp bine determinate marcate prin impulsuri obtinute de la un generator de sincronizare.
Schema bloc generala a unui circuit logic secvential este urmatoarea
a) Intocmirea grafului de tranzitii si a organigramei
Am definit urmatoarele stari posibile:
S1 = citeste pe "S" (s)
S2 = citeste pe "a" (a)
S3 = citeste cratima dupa "sa"
S4 = citeste spatiul alb sau alte semene de punctuatie
S5 = citeste litere si alte caractere
S6 = citeste spatiul alb sau alte semen de punctuatie dupa "sa"
